PATENT ABSTRACTS OF JAPAN

(11) Publication number: .2001318785 A

(43) Date of publication of application: 16.11.01

(51) Int. CI

G06F 7/72 G09C 1/00

(21) Application number: 2000137182

(22) Date of filing: 10.05.00

(71) Applicant:

TOSHIBA CORP

(72) Inventor:

KOIKE MASANOBU KAWAMURA SHINICHI


(54) MONTGOMERY MULTIPLICATION DEVICE AND METHOD

(57) Abstract:

PROBLEM TO BE SOLVED: To accelerate at least partial remainder operations and to accelerate the overall operation speed further by the acceleration of remainder computation.

SOLUTION: In a division circuit 40 arranged in respective product sum circuits 301-30n, though it is the remainder computation by a modulus m, the end condition of the remainder operation is mitigated so as to compare the executed result h' of the remainder computation with a value 2r larger than the modulus m. Thus, the remainder computation is accelerated by the acceleration of loop control itself by the adoption of an easily comparable number which is 2r and the reduction of the number of times of loops by the adoption of a large number which is 2r.

COPYRIGHT: (C)2001, JPO



JP-A-2001-318785

25

[What is claimed is:]

- 1. A Montgomery multiplication device
- for, when a positive integer N and positive integers x and y that are less than N are set to inputs and bases of a remainder computation system are set to $\{a_1, a_2, ..., a_i, ..., a_n\}$ and $\{b_1, b_2, ..., b_i, ..., b_n\}$ $\{1 \le i \le n, n \text{ is a positive integer}\}$, calculating an output w that is equal to xyB⁻¹ mod N using an integer B that is defined as multiplication of elements of the bases, comprising:
 - a first storage unit storing elements of the respective bases $\{a_1,\ a_2,...,\ a_n\}$ and $\{b_1,\ b_2,\ ...,\ b_n\}$ and a prior calculation result used for calculating the output w;
- an approximation computation unit, when an input ξ i used for expansion of the bases is received, extracting higher qbits of the input ξ i, adding a present extraction value and a previous addition result excluding a highest bit and outputting a value k_i of a highest bit from the obtained addition result;
 - a remainder computation unit executing remainder calculation (modulus m that is equal to 2^r - μ is one element of the bases, r is an integer that satisfies $m \le 2^r$ and μ is a nonnegative integer that is less than 2^r) while setting elements of the respective bases $\{a_1, a_2, ..., a_n\}$

and $\{b_1, b_2, ..., b_n\}$ to a modulus m based on contents of the first storage unit and the output k_i of the approximation computation unit; and

a second storage unit storing results of remainder calculation performed by the remainder computation unit, wherein

the remainder computation unit comprises:

z (z is a positive integer) comprising a sum (xy+d+c) of a product xy of inputs x and y inputted from the first or second storage unit, a previous remainder calculation result d and the prior calculation result c inputted based on the output k_i of the approximate computation unit, and for executing remainder calculation h= z mod m by a modulus m of the input z; and

a loop control part for comparing an execution result h' executed by the remainder calculation part with an upper limit value 2^r of the modulus m, for returning the execution result h' to the remainder calculation part as the input z when the execution result h' is equal to or greater than 2^r and for outputting the execution result h' to the second storing unit as a result h of the remainder calculation when the execution result h' is less than 2^r .

:20

2. The Montgomery multiplication device according to claim 1, wherein

the remainder calculation part, comprises:

- a bit selection part for, when executing remainder calculation $h=z \mod m$ by a modulus m of the input z, respectively selecting a value z_0 of lower r bits of the input z and a value z_1 of higher bits excluding
- 10 the value z_0 of the lower bits from the input z;

a multiplication part for, when the value z_1 of higher bits extracted by the bit selection part and an input μ regarding the modulus m are received, calculating a product $z_1\mu$ of the value z_1 and the input μ ; and

an addition part for calculating a sum $(z_1\mu+z_0) \mbox{ of the product } z_{1\mu} \mbox{ obtained by the multiplication}$ part and the value z_0 of lower r bits extracted by the bit selection part, wherein

an execution result h' executed by the remainder calculation part is a sum $(z_{1\mu}+z_0)$ obtained by the addition part.

25 3. A Montgomery multiplication method

of, when a positive integer N and positive integers x and y that are less than N are set to inputs and bases of a remainder computation system are set to $\{a_1, a_2, ..., a_i, ..., a_n\}$ and $\{b_1, b_2, ..., b_i, ..., b_n\}$ $\{1 \le i \le n, n \text{ is a positive integer}\}$, calculating an output w that is equal to xyB^{-1} mod N using an integer B that is defined as multiplication of elements of the bases, comprising:

٠5

15

20

25

a first storage process of storing elements of the respective bases $\{a_1,\ a_2,...,\ a_n\}$ and $\{b_1,\ b_2,\ ...,\ b_n\}$ and a prior calculation result used for calculating the output w;

an approximation computation process of, when an input ξ i used for expansion of the bases is received, extracting higher qbits of the input ξ i, adding a present extraction value and a previous addition result excluding a highest bit and outputting a value k_i of a highest bit from the obtained addition result;

a remainder computation process of executing remainder calculation (modulus m that is equal to $2^r - \mu$ is one element of the bases, ris an integer that satisfies $m \le 2^r$ and μ is a nonnegative integer that is less than 2^r) while elements of the respective bases $\{a_1, a_2, ..., a_n\}$ and $\{b_1, b_2, ..., b_n\}$ are set to a modulus m based on contents of the first storage process and the output k_i of the approximation computation process; and

a second storage process of storing results of remainder calculation performed by the remainder computation process, wherein

the remainder computation process comprises:

a remainder calculation process of receiving an input z (z is a positive integer) comprising a sum (xy+d+c) of a product xy of inputs x and y inputted from storage contents of the first or second storage process, a previous remainder calculation result d and the prior calculation result c inputted based on the output k_i of the approximate computation process, and of executing remainder calculation h= z mod m by a modulus m of the input z; and

5

10

a loop control process of comparing an execution result h' executed by the remainder calculation process with an upper limit value 2^r of the modulus m, returning the execution result h' to the remainder calculation process as the input z when the execution result h' is equal to or greater than 2^r and outputting the execution result h' to the second storing process as a result h of the remainder calculation when the execution result h' is less than 2^r .

4. The Montgomery multiplication method according to claim 3, wherein

the remainder calculation process, comprises:

a bit selection process of, when executing remainder calculation $h=z \mod m$ by a modulus m of the input z, respectively selecting a value z_0 of lower r bits of the input z and a value z_1 of higher bits excluding

the value z_0 of the lower bits from the input z;

- a multiplication process of, when the value z_1 of higher bits extracted by the bit selection process and an input μ regarding the modulus mare received, calculating a product $z_1\mu$ of the value z_1 and the input μ ; and
- an addition process of calculating a sum $(z_1\mu + z_0)$ of the product $z_1\mu$ obtained by the multiplication process and the value z_0 of the lower r bits extracted by the bit selection process, wherein
- 20 calculation process is a sum $(z_1\mu+z_0)$ obtained by the addition process.

an execution result h' executed by the remainder

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2001-318785 (P2001-318785A)

(43)公開日 平成13年11月16日(2001.11.16)

(51) Int.Cl.7		識別記号	•	ΡI		· •	f-71-j*(参考)
G06F	7/72			G06F	7/72		5 J 1 O 4
G 0 9 C	1/00	650		G 0 9 C	1/00	· 650A	9 A 0 0 1

審査請求 未請求 請求項の数4 OL (全 12 頁)


(21)出願番号	特層2000-137182(P2000-137182)	(71) 出顧人 000003078
() muse ;	,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,	株式会社東芝
(22)出願日	平成12年 5月10日 (2000.5.10)	東京都港区芝浦一丁目1番1号
		(72)発明者 小池 正修
		東京都府中市東芝町1番地 株式会社東芝 府中工場内
		(72)発明者 川村 信一
	•	神奈川県川崎市幸区小向東芝町1番地 株
		式会社東芝研究開発センター内
		(74)代理人 100058479 弁理士 鈴江 武彦 (外6名)
7	•	Fターム(参考) 5J104 AA22 JA23 NA18
		9A001 BB02 EE03 GG01
		:

(54) 【発明の名称】 モンゴメリ乗算装置及び方法

(57)【要約】

【課題】 剰余算の高速化により、少なくとも部分的な 剰余演算を高速化でき、さらに全体的な演算速度の高速 化を実現させる。

【解決手段】 各積和回路 $30_1 \sim 30_n$ に配置された除算回路 40において、法mでの剰余算であるにも関わらず、剰余算の実行結果 h を法m L も大きい値 2^r と比較するように剰余算の終了条件を緩和している。これにより、 2^r という比較の容易な数の採用によるループ制御自体の高速化と、 2^r という大きい数の採用によるループ回数の低減化とによって剰余算を高速化させる。



【特許請求の範囲】

【請求項1】 正の整数Nと、N未満の正の整数x; y とを入力とし、剰余演算系の基底を (a.1, a 2, …, ai, …, an および (b1, b2, …, bi, …, b_n} (1≦i≦n、nは正の整数)としたとき、前記 基底の要素の乗積として定義された整数B(=b₁b₂ … bn)を用いて、出力w=xyB-1mod Nを算出 するためのモンゴメリ乗算装置であって、

前記各基底の要素 {a1, a2, …, an} および {b 1, b2, …, bn と前記出力wの算出用の事前計算 10 結果とが記憶される第1記憶手段と、

前記基底の拡張用の入力 ξ ; を受けたとき、前記入力 ξ j の上位 q ビットを抽出すると共に、この今回の抽出値 と前回の最上位ビットを除く加算結果とを加算し、得ら れた加算結果のうち、最上位ビットの値k;を出力する 近似演算手段と、

前記第1記憶手段の内容および前記近似演算手段の出力 k_iに基づいて、前記各基底の要素{a₁, a₂, …, a_n および $\{b_1, b_2, \dots, b_n\}$ を法mとする剰 余算(但し、法m=2 r - μは基底の一要素、rはm≤ 20 2 r を満たす整数、μは2 r 未満の非負整数) を実行す る剰余演算手段と、

前記剰余演算手段による剰余算の結果が記憶される第2 記憶手段とを備え、

前記剰余演算手段は、

前記第1記憶手段又は前記第2記憶手段からの入力x, yの積xyと前回の剰余算の結果dと前記近似演算手段 の出力kiに基づき入力される前記事前計算結果cとの 和 (xy+d+c) からなる入力 z (但し、z は正の整 数)を受けると共に、前記入力ェの法mによる剰余算h = z mod mを実行する剰余算部と、

前記剰余算部による実行結果 h'と前記法mの上限値2 「とを比較し、前記実行結果h'が2「以上のときには 当該実行結果 h'を前記入力 z として前記剰余算部に戻 し、前記実行結果h'が2 r未満のときには当該実行結 果h'を前記剰余算の結果hとして前記第2記憶手段に 出力するループ制御部と、

を備えたことを特徴とするモンゴメリ乗算装置。

【請求項2】 請求項1に記載のモンゴメリ乗算装置に おいて、

前記剰余算部は、

前記入力zの法mによる剰余算h=z mod mを実 行するとき、前記入力ェの下位 r ビットの値ェ n と、前 記入力zから前記下位の値zOを除いた上位ビットの値 z 1 とを夫々抽出するビット選択部と、

前記ビット選択部により抽出された上位ビットの値 2 1 と前記法mに関する入力 u とを受けたとき、両者の積 z 1μを算出する乗算部と、

前記乗算部により得られた積z₁μと前記ビット選択部 により抽出された下位 r ビットの値 z η との和 (z η μ 50 前記ビット選択工程により抽出された上位ビットの値 z

+ z () を算出する加算部とを備え、

前記剰余算部による実行結果 h'は、前記加算部により 得られた和(Ζ1μ+Ζ0)であることを特徴とするモ ンゴメリ乗算装置。

【請求項3】 正の整数Nと、N未満の正の整数x,y とを入力とし、剰余演算系の基底を { a 1, a 2, …, a_i, …, a_n} および {b₁, b₂, …, b_i, …, b_n) (1≤i≤n、nは正の整数)としたとき、前記 基底の要素の乗積として定義された整数B(=b1b2 ... b_n)を用いて、出力w=xyB⁻¹mod Nを算出 するためのモンゴメリ乗算方法であって、

前記各基底の要素 { a 1, a 2, …, a n } および { b 1, b 2, …, b n と前記出力wの算出用の事前計算 結果とが記憶される第1記憶工程と、

前記基底の拡張用の入力ξ;を受けたとき、前記入力ξ iの上位qビットを抽出すると共に、この今回の抽出値 と前回の最上位ビットを除く加算結果とを加算し、得ら れた加算結果のうち、最上位ビットの値k i を出力する 近似演算工程と、

前記第1記憶工程の記憶内容および前記近似演算工程の 出力kiに基づいて、前記各基底の要素 (a1, a2, …, a_n } および $\{b_1, b_2, ..., b_n\}$ を法mとす る剰余算(但し、法m=2r-μは基底の一要素、rは m≤2 rを満たす整数、μは2 r未満の非負整数)を実 行する剰余演算工程と、

前記剰余演算工程による剰余算の結果が記憶される第2 記憶工程とを含んでおり、

前記剰余演算工程は、

前記第1記憶工程の記憶内容又は前記第2記憶工程の記 30 億内容からの入力x, yの積xyと前回の剰余算の結果 d と前記近似演算工程の出力k i に基づき入力される前 記事前計算結果cとの和(xy+d+c)からなる入力 z(但し、zは正の整数)を受けると共に、前記入力z の法mによる剰余算h=z mod mを実行する剰余 算工程と、

前記剰余算工程による実行結果h'と前記法mの上限値 2 r とを比較し、前記実行結果 h' が2 r 以上のときに は当該実行結果h'を前記入力zとして前記剰余算工程 に戻し、前記実行結果h'が2 r未満のときには当該実 行結果h'を前記剰余算の結果hとして前記第2記憶工 程に出力するループ制御工程と、

を含んでいることを特徴とするモンゴメリ乗算方法。

【請求項4】 請求項3に記載のモンゴメリ乗算方法に おいて、

前記剰余算工程は、

前記入力zの法mによる剰余算h=z mod mを実 行するとき、前記入力ェの下位ェビットの値ェのと、前 記入力2から前記下位の値20を除いた上位ビットの値 z₁とを夫々抽出するビット選択工程と、

 $_1$ と前記法 $_m$ に関する入力 $_\mu$ とを受けたとき、両者の積 $_{\rm Z}$ $_1$ $_\mu$ を算出する乗算工程と、

前記乗算工程により得られた積 $z_1\mu$ と前記ビット選択工程により抽出された下位rビットの値 z_0 との和($z_1\mu+z_0$)を算出する加算工程とを含んでおり、前記剰余算工程による実行結果h は、前記加算工程により得られた和($z_1\mu+z_0$)であることを特徴とするモンゴメリ乗算方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、剰余演算系におけるモンゴメリ乗算アルゴリズムを用いるモンゴメリ乗算装置及び方法に係り、特に、剰余算のループ制御の高速化により、全体の処理速度を向上し得るモンゴメリ乗算装置及び方法に関する。

[0002]

【従来の技術】近年、公開鍵暗号の重要性が増すにつれ、公開鍵暗号における大きな整数の剰余乗算に関し、その高速化を図る旨の要望が高まっている。例えば現在、事実上の標準(デファクトスタンダード)であるRSA(Rivest-Shamir-Adleman)方式では、1,024ビットの整数による剰余演算を高速に行なう必要がある。

【0003】係る剰余演算の高速化の一方法として、剰余演算系(Residue Number System、以後RNSという)が知られている。このRNSは、互いに素な比較的小さな整数の組 $\{a_1, a_2, \cdots, a_n\}$ を用意し、演算対象の大きな整数をこれらの整数で割った余りの組で表現する方式である。

【0004】以後、これら割る数の組 $\{a_1, a_2, \dots, a_n\}$ をRNSの基底と呼び、基底を構成する要素の個数nを基底のサイズと呼ぶ。また基底の集合を $a=\{a_1, a_2, \dots, a_n\}$ で表す。

【0005】例えば、整数xと基底 $\{a_1, a_2, \cdots, a_n\}$ が与えられたとき、xを基底 a_i $(i=1, 2, \cdots, n)$ で割った余り x_i の組 (x_1, x_2, \cdots, x_n) がxのRNS表現である。ここで、 $x_i=x$ mod a_i である。

【0006】このとき、xは、基底の全要素の積A=a1 $a_2\cdots a_n$ を法として一意的に表現できる。すなわち、xがA未満の正整数であれば、xとそのRNS表現(x_1 , x_2 , \cdots , x_n)は一対一に対応する。

【0007】RNS表現の数値同士の剰余乗算方法は、ポッシュら(Posch et al)による提案(K. C. Posch, R. Posch, "Modulo Reduction in Residue Number Systems", IEEE Transaction on Parallel and Distributed Systems, Vol.6, No.5, May 1995, pp.449-454 及び

"RNS-Modulo Reduction Upon a Restricted Base Value Set and its Applicability to RSA Cryptography", Computer & Security, Vol.17,pp.637-650, 1998) 並びに川村による提案(特願平11-310619

号)がある。

【0008】これらの剰余乗算方法は、RNS表現での 演算において不利な除算を避けるために、モンゴメリ

(Montgomery) の提案による剰余乗算方法(以下、モンゴメリ乗算という。詳細は P. L. Montgomery, "Modula r Multiplication without Trial Division", Mathematics of Computation, Vol.44,No.170,pp.519-521,April,1985)を利用することと、あるRNS基底で表現された整数を、基底拡張を用いて別の基底で表現すること、などが特徴として挙げられる。

【0009】ここで、基底拡張は、例えば、整数xにおいて、基底 $a = \{a_1, a_2, \cdots, a_n\}$ での表現(x mod a_1, x mod a_2, \cdots, x mod a_n)から基底 $a \cup \{b_1\} = \{a_1, a_2, \cdots, a_n, b_1\}$ での表現(x mod a_1, x mod a_2, \cdots, x mod a_n, x mod a_1, x mod a_2, \cdots, x mod a_n, x mod a_n, x mod a_n, x

【0010】この例では、基底のサイズを1つ増やしたが、この操作を繰り返して基底のサイズをn'個(n'は整数)増やし、その基底の下でのRNS表現を作り出すことも基底拡張と呼ぶ。

【0011】続いて、以上のような剰余乗算方法について具体的に説明する。図4は川村により提案されたモンゴメリ乗算装置の構成を示す模式図である。このモンゴメリ乗算装置は、RNS表現でのモンゴメリ乗算を実行するものであり、本発明者並びに川村らによりCox-Rowerアーキテクチャと命名された構成を備えている。係るCox-Rowerアーキテクチャでは、互いに並列接続されてそれぞれ剰余乗算を行なうn個のRowerユニットに対し、補正項を計算する1個のCoxユニットが接続されている。なお、nは基底のサイズである。

【0012】ここで、Coxユニットは、基底拡張のためのものであり、ビット選択部11及び加算器12からなる。ビット選択部11は、RowerユニットのRAM21iから入力された「ビットの整数 ξiの上位 q ビットを取り出して加算器12に与える。

【0013】加算器 12は、その q ビットの整数を前回の加算結果に加算し、得られた加算結果の q+1 ビット目(加算のキャリー1 ビット)に位置する 1 ビットの数 k_1 を各Rower ユニットに出力する。ここで r は基底 a の各要素 $a_1 \sim a_n$ のビット数であり、 q はr 未満の正整数である。

【0014】川村によれば、1,024ビットのべき乗剰余算のパラメータをn=33、r=32、q=7と取れば良いことが分かる。従って、Coxユニットの処理は、7ビット程度の加算で済むので、高速に実行可能である。n個のRowerユニットは、RNSの基底を法とした剰余演算(fg+c+h)mod mを計算可能なものであり、RNS基底の下での剰余演算を行なう積和回路 201~20n、RAM <math>211~21n D UROM <math>221~20n RAM <math>211~21n D UROM <math>221~20n

 22_n からなる。ここで、mはRNS基底のある一要素であり、f,g,c,d(前回のh)はm未満の整数である。各積和回路 20_i (但し $1 \le i \le n$)は、図5に示すように、(fg+c+d)mod mを計算するユニットであり、乗算器23、加算器24、スイッチ25、第1レジスタ26、第2レジスタ27、剰余演算器28及び第3レジスタ29を備えている。乗算器23は、入力f,gの積fgを算出して加算器24に出力する。加算器24は、その出力fgとスイッチ25からの入力c、及び第3レジスタ29内の前回の剰余演算結果dを加算し、得られた結果(fg+c+d)を剰余演算器28に出力する。なお、スイッチ25は、Coxユニットからの1ビットの入力kiに基づいて、ROM 22_i から第1レジスタ26に格納された入力cを加算器24に入力又は遮断するものである。

【0015】剰余演算器 28 は、 $ROM22_i$ から第 2 レジスタ 27 に格納された基底要素 a_i 又は b_i としての法mを用い、加算器の出力結果 f g+c+d を法mで割った剰余演算(f g+c+d)mod mを実行する。

【0016】ここで、ポッシュ又は川村のモンゴメリ乗算アルゴリズムによれば、RNSの基底としてm=2 r $-\mu$ (但し、 $\mu \ll 2$ r) の形式を適用可能なため、剰余演算器における剰余算 z mod m、(但し、z は整数)を次のように加算と乗算で実行可能である。

[0017]

While $(z \le m)$ { $z_0 \leftarrow z \mod 2^r$ $z_1 \leftarrow z/2^r o$ 商 (すなわち $z = z_1 2^r + z_0$ 、 $z_0 \le 2^r$) $z_1 \leftarrow z_1 \mu + z_0$ }
なお、このアルゴリズムは次式に基づいている。 $\{0018\}$

 $z = z_1 2 r + z_0$ = $z_1 (2 r - \mu + \mu) + z_0$ = $z_1 (2 r - \mu) + z_1 \mu + z_0$

 $\equiv z_1 (2^r - \mu) + z_1 \mu + z_0$ $\equiv z_1 \mu + z_0 \mod m \qquad (m = 2^r - \mu \mathcal{O} \hbar)$

係る z_0 と z_1 の計算は、剰余算(z_1 μ + z_0)mod mがあるものの、 z_0 が z_0 で位 r ビットを抽出して得られ、 z_1 が z_0 を r ビット右シフトして得られるため、計算機で十分高速に実行可能である。

【0019】剰余演算器28は、このように剰余演算 h = (fg+c+d) mod m= (z₁μ+z₀) mod mを実行する。ここで、実行中の剰余演算結果 h'は、図示しないループ制御部により、法mと比較され、法mよりも大きい場合もしくは同じ場合(m≦h')、再度、入力側に戻されて前述した抽出・乗算・加算からなる剰余算が繰返され、法mよりも小さい場合(h' < 50

m) には剰余演算結果 h (以下、剰余ともいう) として 第3 レジスタ 2 9 に出力される。なお、大小比較は、減 算 h'ーmにより行われる。

【0020】第3レジスタ29内の剰余演算結果hは、積和回路 20_i から出力されて $RAM21_i$ に書込まれる一方、次回の積和回路 20_i の演算時には前回の剰余演算結果dとして加算器23に与えられる。

[0021]

【発明が解決しようとする課題】しかしながら従来のモンゴメリ乗算装置及び方法では、ポッシュ又は川村の方式において、各積和回路20iの剰余演算器28における剰余算mod mが加算や乗算と比較して処理量が多いので、Rowerユニットの演算を高速化、ひいてはCox-Rowerアーキテクチャによる演算を高速化するためのネックとなっている。

【0022】このため、剰余算mod mの更なる高速 化が望まれている。

【0023】本発明は上記実情を考慮してなされたもので、剰余算の高速化により、少なくとも部分的な剰余演算を高速化でき、さらに全体的な演算速度の高速化を実現し得るモンゴメリ乗算装置及び方法を提供することを目的とする。

[0024]

【課題を解決するための手段】本発明の骨子は、Rower ユニットでの除算の条件を緩和し、剰余算を効率的に行 なうことにあり、具体的には、Rowerユニットの積和回 路における剰余算の終了条件を緩和することにある。

【0025】例えば、従来の剰余算h=z mod mの終了条件は、実行結果hがmよりも小さいとき(h<30 m)である。これに対し、本発明に係る剰余算h=z mod mの終了条件は、実行結果hが2rよりも小さいとき(h<2r)である。ここで、rはmを2進表現したときのビット数である。すなわち、m<2rの関係がある。従って、本発明は、実行結果hが、法mよりも大きい値2r未満に下がった時点で剰余算を終了するので、従来よりも剰余算を高速化することができる。

【0026】また、このように終了条件を緩和しても、後述する誤差の評価により演算の正確性を確認しているので、演算の信頼性を維持することができる。さて以上のような本発明の骨子に基づいて、具体的には以下のような手段が講じられる。請求項1に対応する発明は、正の整数Nと、N未満の正の整数x, yとを入力とし、剰余演算系の基底を $\{a_1, a_2, \cdots, a_i, \cdots, a_n\}$ および $\{b_1, b_2, \cdots, b_i, \cdots, b_n\}$ $(1 \le i \le n$ 、nは正の整数)としたとき、前記基底の要素の乗積として定義された整数B $(=b_1b_2\cdots b_n)$ を用いて、出力 $w=xyB^{-1}mod$ Nを算出するためのモンゴメリ乗算装置であって、前記各基底の要素 $\{a_1, a_2, \cdots, a_n\}$ および $\{b_1, b_2, \cdots, b_n\}$ と前記出力yの算出用の事前計算結果とが記憶される第1記憶

手段と、前記基底の拡張用の入力をiを受けたとき、前 記入力 ξ i の上位 q ビットを抽出すると共に、この今回 の抽出値と前回の最上位ビットを除く加算結果とを加算 し、得られた加算結果のうち、最上位ビットの値kjを 出力する近似演算手段と、前記第1記憶手段の内容およ び前記近似演算手段の出力k;に基づいて、前記各基底 の要素 {a₁, a₂, …, a_n} および {b₁, b₂, …, b_n)を法mとする剰余算(但し、法m=2 $r-\mu$ は基底の一要素、rはm≦2rを満たす整数、μは2r 未満の非負整数)を実行する剰余演算手段と、前記剰余 演算手段による剰余算の結果が記憶される第2記憶手段 とを備え、前記剰余演算手段としては、前記第1記憶手 段又は前記第2記憶手段からの入力x, yの積xyと前 回の剰余算の結果dと前記近似演算手段の出力kiに基 づき入力される前記事前計算結果 c との和 (x y + d + c)からなる入力z(但し、zは正の整数)を受けると 共に、前記入力zの法mによる剰余算h=z mod mを実行する剰余算部と、前記剰余算部による実行結果 h'と前記法mの上限値2 「とを比較し、前記実行結果 h'が2r以上のときには当該実行結果h'を前記入力 zとして前記剰余算部に戻し、前記実行結果h'が2r 未満のときには当該実行結果h'を前記剰余算の結果h として前記第2記憶手段に出力するループ制御部と、を 備えたモンゴメリ乗算装置である。

【0027】また、請求項2に対応する発明は、請求項1に対応するモンゴメリ乗算装置において、前記剰余算部としては、前記入力zの法mによる剰余算h=z modmを実行するとき、前記入力zの下位 r ビットの値z0 を除いた上位ビットの値z1 とを夫々抽出するビット選択部と、前記ビット選択部により抽出された上位ビットの値z1 と前記法mに関する入力 μ 2 を受けたとき、両者の積z1 μ 2 を算出する乗算部と、前記乗算部により得られた積z1 μ 2 が記ピット選択部により抽出された下位 r ビットの値z0 との和(z1 μ 1 + z0)を算出する加算部とを備え、前記剰余算部による実行結果z1 は、前記加算部により得られた和(z1 z1 z2 であるモンゴメリ乗算装置である。

整数Nと、N未満の正の整数x, yとを入力とし、剰余 演算系の基底を $\{a_1, a_2, \cdots, a_i, \cdots, a_n\}$ および $\{b_1, b_2, \cdots, b_i, \cdots, b_n\}$ $(1 \le i \le n, n)$ は正の整数 $\{b_1, b_2, \cdots, b_i, \cdots, b_n\}$ $\{b_1, b_2, \cdots, b_i, \cdots, b_n\}$ $\{b_1, b_2, \cdots, b_i, \cdots, b_n\}$ $\{b_1, b_2, \cdots, b_n\}$ を用いて、出力 $\{b_1, b_2, \cdots, b_n\}$ を用いて、出力 $\{b_1, b_2, \cdots, b_n\}$ を用いて、出力 $\{b_1, b_2, \cdots, b_n\}$ と前記出力 $\{b_1, b_2, \cdots, b_n\}$ と前記上力 $\{b_1, b_2, \cdots, b_n\}$ と前記人力 $\{b_1, b_2, \cdots, b_n\}$ と前記人力 $\{b_1, b_2, \cdots, b_n\}$ と前記入力 $\{b_1, b_2, \cdots, b_n\}$ と前記入力 $\{b_1, b_2, \cdots, b_n\}$ と前記入力 $\{b_1, b_2, \cdots, b_n\}$ と前記人力 $\{b_1, b_2, \cdots, b_n\}$ と前記

(但し、zは正の整数)を受けると共に、前記入力zの法mによる剰余算h=z mod mを実行する剰余算工程と、前記剰余算工程による実行結果h'と前記法mの上限値2 「とを比較し、前記実行結果h'が2 「以上のときには当該実行結果h'を前記入力zとして前記剰余算工程に戻し、前記実行結果h'が2 「未満のときには当該実行結果h'を前記剰余算の結果hとして前記第2記憶工程に出力するループ制御工程と、を含んでいるモンゴメリ乗算方法である。

【0029】また、請求項4に対応する発明は、請求項3に対応するモンゴメリ乗算方法において、前記剰余算工程としては、前記入力zの法mによる剰余算h=zmod mを実行するとき、前記入力zの下位rビットの値z0と、前記入力zから前記下位の値z0を除いた上位ビットの値z1とを夫々抽出するビット選択工程と、前記ビット選択工程により抽出された上位ビットの値z1と前記法mに関する入力 μ とを受けたとき、両者の積z1 μ を算出する乗算工程と、前記乗算工程により得られた積z1 μ と前記ビット選択工程により抽出された下位rビットの値z0との和(z1 μ +z0)を算出する加算工程とを含んでおり、前記剰余算工程による実行結果h1、前記加算工程により得られた和(z1 μ +z0)であるモンゴメリ乗算方法である。

【0030】(作用)従って、請求項1,3に対応する発明は以上のような手段を講じたことにより、剰余演算手段としては、剰余算部が、第1記憶手段又は第2記憶手段からの入力×,yの積×yと前回の剰余算の結果dと近似演算手段の出力kiに基づき入力される事前計算結果cとの和(xy+d+c)からなる入力z(但し、zは正の整数)を受けると共に、入力zの法mによる剰余算h=zmodme実行し、ループ制御部が、剰余算部による実行結果h'と法mの上限値2rとを比較し、実行結果h'が2r以上のときには当該実行結果h'を入力zとして剰余算部に戻し、実行結果h'が2r未満のときには当該実行結果h'を利力zとして剰余算部に戻し、実行結果h'が2r未満のときには当該実行結果h'を利余算の結果hとして第2記憶手段に出力する。

【0031】このように、法mでの剰余算であるにも関わらず、剰余算の実行結果 h'を法mよりも大きい値2 r と比較するように剰余算の終了条件を緩和したので、剰余算の高速化により、少なくとも部分的な剰余演算を高速化でき、さらに全体的な演算速度の高速化を実現させることができる。

【0032】また、剰余算の終了条件を緩和したが、後述する誤差の評価により演算の正確性を確認しているので、演算結果の信頼性を維持することができる。

【0033】また、請求項2、4に対応する発明は、剰余算部としては、ビット選択部が、入力zの法mによる剰余算h=z mod mを実行するとき、入力zの下位rビットの値z0と、入力zから下位の値z0を除いた上位ビットの値z1とを夫々抽出し、乗算部が、ビット選択部により抽出された上位ビットの値z1と法mに関する入力 μ とを受けたとき、両者の積z1 μ とビット選択部により抽出された下位rビットの値z0との和(z1 μ +z0)を算出し、剰余算部による実行結果 t1、を、加算部により得られた和(t1 μ +t20)としたので、剰余算をビットの抽出・加算・乗算などの簡単な処理で実行でき、請求項1、3に対応する作用を容易且つ確実に奏することができる。

[0034]

【発明の実施の形態】以下、本発明の一実施形態について図面を参照して説明する。始めに、本発明のモンゴメリ乗算装置及び方法に適用されるモンゴメリ乗算アルゴリズムについて説明する。まず、RNS表現におけるモンゴメリ乗算アルゴリズムを説明する。ここで、モンゴメリ乗算の法をNとし、入力をx, y<2Nとする。出 30力は、w=xyB⁻¹mod N、又はw=xyB⁻¹mod N+Nである。係るモンゴメリ乗算アルゴリズムは、次のような7つのステップST1~ST7で表せる。

δ. ST1. <s>a←<x>a<y>a、<s>b←<x*

 $*>_b<_y>_b$

 $ST2. < t>_b \leftarrow < s>_b < (-N)^{-1}>_b$

ST3. <t>bから基底拡張により<t>aUbを求める。

 $ST4. < u>_a \leftarrow < t>_a < N>_a$

 $ST5. < v>_a \leftarrow < s>_a + < u>_a$

ST6. $< w>_a \leftarrow < v>_a < B^{-1}>_a$

ST7. <w>a から基底拡張により<w>a \cup b を求める。

[0035] ここで、 $\langle s \rangle_a$ は、基底aの下でのsの RNS表現を表す。その他の $\langle t \rangle_b$ なども同様である。例えば $\langle s \rangle_a$ は、 $A = a_1 a_2 \cdots a_n$ を法とする 剰余環の元sを基底aの各要素 $a_1 \sim a_n$ で割った余りの組(s_1 , s_2 , \cdots , s_n)を表す。

【0036】基底 b = $\{b_1, b_2, \cdots, b_n\}$ は基底 a とは別のRNS基底であり、B = b_1 b $2\cdots b_n$ としたとき、AとBの最大公約数g c d(A,B)=1 である基底である。ステップST1~ST7の正確な計算には、少なくともN<A,N<Bという条件が必要である。この条件からxやyは、基底aのみ、あるいは基底 bのみで一意的に表現できるので、入力xを<x>a、<x>bのペアで表すことは冗長である。しかし、入力x,yは、両者の積sのとる範囲が0≦s<N2であるため、基底a,bの合併集合aUbを基底aUbとして始めて正しく表現される。

【0038】このとき、周知の中国剰余定理から次の

(1) 式が成り立つ。

[0039]

【数1】

$$\beta = \sum_{i=1}^{n} \beta_i \times (A_i^{-1} \mod a_i) \times A_i \mod A \qquad \cdots (1)$$

【0040】但し、 $A_i = A/a_i$ であり、 A_i^{-1} は法 ※【0041】 a_i における A_i の乗法逆元である。このとき(1)式 40 【数2】のmodAを次の(2)式のように減算でも表せる。 ※

$$\beta = \sum_{i=1}^{n} \beta_i \times (A_i^{-1} \mod a_i) \times A_i - kA \qquad \cdots (2)$$

【0042】(2)式のように、mod Aを減算で表すとき、-Aの倍数となる非負整数kがただ一つ存在する。この-Aの倍数kの計算が、ポッシュや川村のRNS表現でのモンゴメリ乗算の処理速度を決めるポイントとなっている。

【0043】次に、倍数kを算出する際に、効率の良い 川村のアルゴリズムを説明する。(2)式の両辺をAで 割ると、次の(3)式になる。

[0044]

【数3】

 $\beta/A = \Sigma (\beta i \times A i^{-1} \mod a i) / a i - k$

(3) 式を変形すると次の(4) 式のようになる。

$$k = \sum_{i=1}^{n} (\beta i \times A i^{-1} \mod a i) / a i - \beta / A \cdots (4)$$

(4) 式から0≦β/A<1を用いて次の(5) 式の関係を表せる。

n

$$k \le \sum_{i=1}^{\infty} (\beta i \times A i^{-1} \mod a i) / a i < k+1 \cdots (5)$$

【0045】ここで、小数部の切捨て操作を記号[]で *【0046】 表すと、(5)式に基づき、次の(6)式のように倍数 【数4】 kを表すことができる。

$$k = \left[\sum_{i=1}^{n} (\beta i \times A i^{-1} \mod a i) / a i \right] \cdots (6)$$

【0047】この(6)式は、除算を含むため、川村は 次の(7)式のように近似計算をして倍数 k を求めて 20 $\sigma_i = \sigma_{i-1} + trunc (<math>\xi_i$) / 2 rいる。

[0048] 【数5】

$$k' = \left[\sum_{i=1}^{n} \text{trunc} (\xi i) / 2^{T} \right] \qquad \cdots \qquad (7)$$

[0049] ZZT, $\xi_i = \beta_i \times A_i^{-1} \mod a_i$ である。trunc () は、rビットの変数 ξiのうち、上 位 g ビットを維持して上位 g ビット目より下位の (r-要素のビット数であり、qはr未満の正整数である。

【0050】実際に(7)式は、ハードウェアで計算さ れるとき、以下のように逐次的に実行される。

$$\varepsilon_a = \max \{ (2r - a_i) / 2r \}$$

$$\delta_a = \max \left\{ \left(\xi_i - \text{trunc} \left(\xi_i \right) \right) / a_i \right\}$$

なお、max {} はiを1, 2, ..., nと動かしたとき の最大値を表す。川村によれば、これら評価変数 ϵ a, δ_a を用い、入力 β が次の(10)式の範囲内にあると き、近似計算の(7)式は正しいkの値を与える。

[0053]

n $(\epsilon_a + \delta_a)$ A $\leq \beta <$ A \cdots (10) また、川村によれば、入力βが次の(11)式の範囲内 のとき、近似計算の(7)式は正しいk又はk-1の値 を与える。

 $for (i = 0; i \le n; i + +) {$ $k_i = [\sigma_i]$ $\sigma_i = \sigma_i - k_i$

> ここで、 $\sigma_0 = \alpha$ 、 $0 \le \alpha < 1$ を初期値とする。 α は誤 差の補正のために導入されている。また、規則正しい処 理を行なう観点から、ビット数rは全ての基底要素で共 通とするのが望ましく、ここではそのように仮定する。

【0051】(7)式で近似計算した倍数k'は、

(6) 式で得られる正確な倍数 k に対して近似誤差が生 q)ビットを全てOにする切捨て関数である。rは基底 30 じる。そこで、(7)式の近似誤差の評価のため、次の (8)~(9)式に示すように、(7)式の分母の評価 $^{\cdot}$ 変数 ϵ_a , と、分子の評価変数 δ_a とが導入される。

[0052]

$$/a_i$$
) ... (9)

★ [0054]

 $0 \le \beta < n (\epsilon_a + \delta_a) A \cdots (11)^{n-1}$

また、(7)式に基づいて、近似値k'を計算し、次の (12) 式を各i=1, 2, …, nについて実行するこ 40 とで、基底 a から基底 b の表現を作り出すことができ

る。但しこの(12)式の場合は誤差が生じる可能性が ある。

[0055]【数6】

 $\beta \mod b \ i = \sum_{i=1}^{\infty} (\xi \ i \times A \ i \mod b \ i + k \ i \ (b \ i + A \mod b \ i)) \mod b \ i$

【0056】以上の説明では、基底aから基底bへの拡 張方法を述べたが、記号 α と記号 β との交換により、基 50 ϵ β , δ

底bから基底aへの基底拡張方法、および評価変数

【0057】さらに、川村によれば、この近似値k'を 使った基底拡張アルゴリズム (12) 式を用いて、ステ ップST1~ST7のRNS表現でのモンゴメリ乗算ア ルゴリズムを実行した場合、次の5つの条件(13)~ (17) 式を満たすときには、 $w = xyB^{-1}mod$ N, w < 2 Nなる $< w >_{allb}$ を出力することが示され ている。ここで、 Δ =n(ε+ δ)、ε=max $\{\epsilon_a, \epsilon_b\}, \delta = \max\{\delta_a, \delta_b\}$ robo. [0058] gcd (A, B) = 1gcd(B, N) = 1... (14) $0 \le \Delta \le \alpha < 1$... (15) $4 \text{ N/} (1-\Delta) \leq B$... (16) $2N/(1-\alpha) \leq A$... (17)

以上が本発明に適用されるモンゴメリ乗算アルゴリズム である。次に、以上のようなモンゴメリ乗算アルゴリズ ムを適用対象とする本発明の一実施形態について図面を 参照しながら説明する。

【0059】図1は本発明の一実施形態に係るモンゴメ リ乗算装置の構成を示す模式図であり、図2はこのモン ゴメリ乗算装置内の積和回路の構成を示す模式図であ り、図3はこの積和回路内の除算回路の構成を示す模式 図であって、前述した図面と同一部分には同一符号を付 してその詳しい説明を省略し、ここでは異なる部分につ いて主に述べる。

【0060】すなわち、本実施形態は、前述したCox-Ro werユニットの高速化を図るものであり、具体的には図 1~図3に示すように、前述した剰余演算器28を有す る各積和回路201~20nに代えて、除算回路40を 有する積和回路301~30nを備えている。

【0061】ここで、各積和回路30; (但し1≦i≦ n) は、図2に示すように、(fg+c+d) mod mを計算するユニットであり、前述した剰余演算器28 に代えて、除算回路40を備えている。なお、mは、前 述同様にRNS基底のある一要素である。但し、f, g, c, dは、従来のm未満の整数とは異なり、2 r以 下の正整数である。

【0062】除算回路(剰余演算器)40は、加算器2 4の出力結果fg+c+dを法mで割った剰余hを計算 するものであり、ハードウェア又はソフトウェアのいず れでもよいが、図3に示すように、ビット選択部41、 乗算器42、加算器43及びループ制御部44を備えて いる。

【0063】ビット選択部41は、入力された整数zを 下位 r ビットの値 z O と、入力された整数 z から下位 r ビットを除いた上位ビットの値z1とを夫々抽出する機 能を持っている。ここで、値20、21は、夫々次式を 満たすものとなる。

[0064] $z_0 = z_1 \mod m$ $z_1 = [z/2r]$

ビットの値z」と、法mを $m=2r-\mu$ と表したときの μ との積 z_1 , μ を計算し、得られた積 z_1 μ を加算器4 3に出力する機能をもっている。

【0065】加算器43は、ビット選択部41で選択さ れた 20と乗算器 42の出力 21 μを加算する。

【0066】ループ制御部44は、加算器43の出力結 果z1 μ +z0 を法mの上限値2 r と比較し、大きい場 合もしくは同じ場合($2r \le z_1 \mu + z_0$ (= h')) は z 1 μ + z 0 を改めて z としてビット選択部41に入 10 力して処理を繰返し、小さい場合はΖ 1 μ + Ζ 0 を剰余 算結果 h として第3レジスタ29を介してRAM21 i に出力するように制御する機能をもっている。すなわ ち、除算回路40の出力hは、h=z mod m、h <2 r を満たすものである。

【0067】次に、以上のように構成されたモンゴメリ 乗算装置によるモンゴメリ乗算方法について説明する。

【0068】いま、本実施形態装置は、入力x, y、法 N、基底a, bを準備し、ROM211~21nに各基 底の要素 { a 1, a 2, …, a n } および { b 1,

b 2, …, b n と出力wの算出用の事前計算結果とを 記憶させた後、ステップST1~ST7のモンゴメリ乗 算アルゴリズムを実行する。また、ステップST3, S T7の基底拡張は、川村のアルゴリズム(12)式に従 って実行される。このとき、Coxユニットとしては、基 底の拡張用の入力をiを受けると、入力をiの上位qビ ットを抽出すると共に、この今回の抽出値と前回の最上 位ビットを除く加算結果とを加算し、得られた加算結果 のうち、最上位ビットの値kjを各Rowerユニットの積 和回路301~30ヵに出力する。

【0069】さて、ここでモンゴメリ乗算アルゴリズム ST1~ST7内の各基底成分の計算について詳述す る。例えば、ST1の計算 $< s >_a \leftarrow < x >_a \cdot < y >$ aの第一成分x1·y1mod a1を考える。

【0070】この計算は、図1中、第1のRowerユニッ トで行なわれ、剰余乗算が第1の積和回路301により 実行される。具体的には図2に示すように、まず積和回 路301に入力された x_1 , y_1 が乗算器23に入力さ れる。乗算器23はその積x1・y1を計算して加算器 24に出力する。

【0071】この計算では、スイッチ25が開いている ので入力 c が無く、前回の演算結果 d も 0 である。この ため、積 $x_1 \cdot y_1$ とd = 0とが加算器 24に入力され

【0072】加算器24はこの和を計算して除算回路4 0に出力する。この結果x1・y1と、基底a1をa1 $=2r-\mu_1$ としたときの μ_1 とが除算回路40に入力 される。

【0073】 ここで、除算回路40は、 h=x1・y1 $mod a_1$ (但し $h < 2^r$) を出力する。なお、こ 乗算器42は、ビット選択部41により抽出された上位 50 の除算回路40は、法a1の除算を実行するものの、従 来とは異なり、大小比較の対象を2 r として除算結果 h を出力する。なお、除算回路40は、大小比較の対象を 2rとしたので、図3に示した構成に限らず、剰余算を 高速化することができる。但し、ここでは図3に示した。 構成を例に挙げて述べる。

` 15

【0074】まず、整数z=x1・y1が除算回路40 に入力される。

【0075】除算回路40においては、ビット選択部4 1が、下位rビットの値zo=zmod 2rと、残り の上位ビットの値 $z_1 = [z/2r]$ とを抽出し、上位 10 ビットの値ェ」と入力μ」とが乗算器42に入力され る。

【0076】乗算器42は積z1μ1を計算して加算器 43に出力する。この出力 z 1 μ 1 と、ビット選択部 4 1で抽出された下位ビットの値z0とが加算器43に入

【0077】加算器43は、これらの和h=z1μ1+ Ζηを計算して出力する。

【0078】ループ制御部44は、加算器43からの出 カh'を法mの上限値2 r と大小比較し、出力h'が2 20 r以上のとき、出力h'を改めてビット選択部の入力z として処理を繰り返す。

【0079】また、ループ制御部44は、大小比較の結 果、出力hが2ヶ未満のときにはループ終了と判断し、 出力h'を剰余hとして出力する。なお、本来、法a1 の剰余算を行なうものであるが、出力hが法a1より大

[0080] $zobeh=x_1\cdot y_1 \mod a_1$ h<2rを満たす。hは、積和回路301から出力さ れ、RAM211に格納される。

【0081】この部分以外にもRowerユニットでの剰余 演算が必要なときは同様の処理を行なう。ここで、本発 明の除算回路40による剰余算の高速化について補足的 に説明する。従来は、図示しないループ制御部にて、剰*

> n $(\varepsilon \cdot 2^{\tau}/(2^{\tau}-1)+\delta)$ A\leq \beta<1 ··· (10a)

また、 β が次の(11a)式の範囲内にあれば、(7) 式の近似計算は正しいk又はk-1を与える。

 $0 \le \beta < n \ (\varepsilon \cdot 2\tau / (2\tau - 1) + \delta) A \qquad \cdots (11a)$

これら(10a),(11a)式は、それぞれ前述した る状況も(10), (11)式の状況と同じとする。ま た、モンゴメリ乗算も前述した5つの条件(13)~

(17) 式のうち、補正項αの範囲を定めた(15)式★

実用上、Nが1,024ビットの場合を考えると、n=3 3、 $\alpha = 0.5$ と取れば良く、このとき上の τ は、 $\tau \ge 2$

2程度と取れることが確認できる。 【0091】このとき2 7/(2 7-1)は1に十分近

く、(10a), (11a), (15a)式の条件は、 それぞれ(10),(11),(15)式と対応してい 50 関わらず、剰余算の実行結果h'を法mよりも大きい値

* 余演算結果 h'と、基底の一要素(例、a1)とを大小 比較するため、減算h'-ajを行ない、その減算結果 が負になるか否かを確認することが必要である。

16

【0082】一方、本発明は、加算器43からの出力 h'と、基底要素のビット数rで示せる上限値2rとを 大小比較するため、出力 h'が(r+1)ビット以上で あるか否かを確認すればよいので、従来の減算よりも、 効率的かつ高速にループの制御を実行できる。

【0083】本発明は、このようなループ制御自体の高 速化に加え、ループ回数自体も減少していることにより 高速化を実現している。例えば、本願発明でのループ回 数は、出力hが上限値2 r 未満(h<2 r)に減少する までの繰返し回数である。一方、従来のループ回数は、 出力dが法a」未満(d<a」)に減少するまでの繰返 し回数である。ここで、基底の要素 a_1 はそのビット数 rにおける上限値2rよりも小さい(a1<2r)。

【0084】従って、一般に、出力hが上限値2r未満 に低減するまでのループ回数の方が、出力dが法a1未 満に低減するまでのループ回数よりも少ない。すなわ ち、本願発明のループ回数の方が従来のループ回数より も通常少ない。

【0085】すなわち、本発明は、このようにループ回 数が少ないことにもより、剰余算の高速化を実現するこ とができる。(誤差の評価)本発明のモンゴメリ乗算装 置及び方法を用いてステップST1~ST7のモンゴメ リ乗算アルゴリズムを実行するときの誤差の評価は次の 各式で与えられる。

[0086] いま、分母の評価関数 ϵ を、 ϵ < 2 $-\tau$ (但し $\tau>0$) の範囲とする。ここで、 τ は、 ϵ の 30 範囲を規定するために導入した正整数である。

【0087】このとき、βが次の(10a)式の範囲内 にあれば、(7)式の近似計算は正しいkの値を与え

★を次の (15a) 式と置換することで、w=xyB⁻¹m (10), (11) 式に対応した条件であり、考えてい 40 od N、または $w=xyB^{-1}mod$ N+Nを出力す

[0090]

[0088]

※【0089】

 $0 \le n (\epsilon \cdot 2^{\tau} / (2^{\tau} - 1) + \delta) A \le \alpha < 1$ ··· (15a)

るが、これらとほぼ同じ条件となっている。

【0092】すなわち、本実施形態を実行した場合であ っても、誤差を正確に評価できるので、本実施形態の装 置及び方法の信頼性を確保することができる。上述した ように本実施形態によれば、法mでの剰余算であるにも

2 r と比較するように剰余算の終了条件を緩和したの で、2 Γ という比較の容易な数の採用によるループ制御 自体の高速化と、2 r という大きい数の採用によるルー プ回数の低減化とによる剰余算の高速化により、少なく とも部分的な剰余演算を高速化でき、さらに全体的な演 算速度の高速化を実現させることができる。

【0093】また、剰余算の終了条件を緩和したが、 (10a), (11a), (15a)式からなる誤差の 評価により演算の正確性を確認しているので、演算結果 の信頼性を維持することができる。・

【0094】また、除算回路40が、ビット選択部4 1、乗算部42、加算部43を有し、実行結果h'を、 加算部により得られた和 (z 1 μ+z 0) とする場合、 剰余算をビットの抽出・加算・乗算などの簡単な処理で 実行できるので、前述した効果を容易且つ確実に奏する ことができる。

【0095】また、本実施形態に係るCox-Rowerアーキ テクチャは、例えばチップを搭載したボード等により実 現でき、このボードをサーバ装置にさし込むことによ り、サーバ上に実現させることもできる。

【0096】なお、上記実施形態に記載した手法は、コー ンピュータに実行させることのできるプログラムとし て、磁気ディスク(フロッピー(登録商標)ディスク、 ハードディスクなど)、光ディスク(CD-ROM、D VDなど)、光磁気ディスク (MO)、半導体メモリな どの記憶媒体に格納して頒布することもできる。

【0097】なお、本願発明は、上記各実施形態に限定 されるものでなく、実施段階ではその要旨を逸脱しない 範囲で種々に変形することが可能である。また、各実施 形態は可能な限り適宜組み合わせて実施してもよく、そ 30 40…除算回路 の場合、組み合わされた効果が得られる。さらに、上記 各実施形態には種々の段階の発明が含まれており、開示

される複数の構成用件における適宜な組み合わせにより 種々の発明が抽出され得る。例えば実施形態に示される 全構成要件から幾つかの構成要件が省略されることで発 明が抽出された場合には、その抽出された発明を実施す る場合には省略部分が周知慣用技術で適宜補われるもの である。

【0098】その他、本発明はその要旨を逸脱しない範 囲で種々変形して実施できる。

[0099]

10 【発明の効果】以上説明したように本発明によれば、剰 余算の高速化により、少なくとも部分的な剰余演算を高 速化でき、さらに全体的な演算速度の高速化を実現し得 るモンゴメリ乗算装置及び方法を提供できる。

【図面の簡単な説明】

【図1】本発明の一実施形態に係るモンゴメリ乗算装置 の構成を示す模式図

【図2】同実施形態における積和回路の構成を示す模式

【図3】同実施形態における除算回路の構成を示す模式 20 図

【図4】従来のモンゴメリ乗算装置の構成を示す模式図

【図5】従来の積和回路の構成を示す模式図

【符号の説明】

11,41…ビット選択部

12, 24, 43…加算器

23, 42…乗算器


25…スイッチ

26, 27, 29…レジスタ


301~30n…積和回路

44…ループ制御部


【図1】




【図2】



【図3】



【図4】



【図5】

